M2 Perobaan 1 kondisi 5

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=don’t care led diganti logicprobe

2. Gambar Rangkaian Simulasi [Kembali]

1. Sebelum dijalankan

2. Sesudah dijalankan

3. Video Simulasi [Kembali]

1. Rangkaian Gerbang Logika

4. Prinsip Kerja Rangkaian [Kembali]

Terdapat 2 ic yaitu:

1. 7474 (D Flip-flop)

pada ic terdapat :

1. D sebagai input
2. R (reset) 
3. S (set) 
4. CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 7474  akan aktif high
5. Q sebagai output 
6. Q' merupakan kebalikan Q

2. 74LS112(JK Flip-flop)

pada ic terdapat :

1. J dan K sebagai input
2. R (reset) 
3. S (set) 
4. CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
5. Q sebagai output 
6. Q' merupakan kebalikan Q

Cara Kerja Rangkaian :

Prinsip kerja rangkaian ini adalah memperlihatkan perbedaan cara kerja JK flip-flop dan D flip-flop. Pada JK flip-flop, output Q hanya berubah pada saat terjadi falling edge clock, dengan perilaku ditentukan oleh input J dan K (menahan, set, reset, atau toggle), sementara input SET dan RESET dapat langsung memaksa Q menjadi 1 atau 0 tanpa menunggu clock. Sedangkan pada D flip-flop, output Q akan selalu menyalin nilai input D setiap kali terjadi raising edge clock, sehingga berfungsi sebagai penyimpan data satu bit. Dengan bantuan logic probe, rangkaian ini menunjukkan bahwa flip-flop bekerja sinkron terhadap sinyal clock tertentu dan dapat dikontrol sesuai konfigurasi inputnya.

5. Link Download [Kembali]

Download Rangkaian klik disini